Redução do lead time em um fabricante de placas de circuito impresso: um estudo de simulação (2017)
Unidade: EPSubjects: CONTROLE DE ESTOQUES, SIMULAÇÃO DE SISTEMAS, PRODUÇÃO POR ENCOMENDA
ABNT
SVERNER, Daniel Spindel. Redução do lead time em um fabricante de placas de circuito impresso: um estudo de simulação. 2017. Trabalho de Conclusão de Curso (Graduação) – EPUSP, São Paulo, 2017. Disponível em: https://bdta.abcd.usp.br/directbitstream/e89cdc26-a5f2-4fc6-a22f-74edf1c38f64/DanielSpindelSverner%20TCCPRO17.pdf. Acesso em: 26 set. 2024.APA
Sverner, D. S. (2017). Redução do lead time em um fabricante de placas de circuito impresso: um estudo de simulação (Trabalho de Conclusão de Curso (Graduação). EPUSP, São Paulo. Recuperado de https://bdta.abcd.usp.br/directbitstream/e89cdc26-a5f2-4fc6-a22f-74edf1c38f64/DanielSpindelSverner%20TCCPRO17.pdfNLM
Sverner DS. Redução do lead time em um fabricante de placas de circuito impresso: um estudo de simulação [Internet]. 2017 ;[citado 2024 set. 26 ] Available from: https://bdta.abcd.usp.br/directbitstream/e89cdc26-a5f2-4fc6-a22f-74edf1c38f64/DanielSpindelSverner%20TCCPRO17.pdfVancouver
Sverner DS. Redução do lead time em um fabricante de placas de circuito impresso: um estudo de simulação [Internet]. 2017 ;[citado 2024 set. 26 ] Available from: https://bdta.abcd.usp.br/directbitstream/e89cdc26-a5f2-4fc6-a22f-74edf1c38f64/DanielSpindelSverner%20TCCPRO17.pdf