BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm (2018)
Prearo, Guilherme; Soares Junior, João Navarro (Orientador)
Unidade: EESC E ICMC
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, CIRCUITOS INTEGRADOS, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PREARO, Guilherme. Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm. 2018. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2018. Disponível em: https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf. Acesso em: 05 maio 2026.
APA
Prearo, G. (2018). Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf
NLM
Prearo G. Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm [Internet]. 2018 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf
Vancouver
Prearo G. Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm [Internet]. 2018 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento de defasadores RF MEMS de ondas milimétricas utilizando a tecnologia CMOS (2013)
Verona, Bruno Marinaro; Rehder, Harald Alfred (Orientador)
Unidade: EP
Subjects: SISTEMAS MICROELETROMECÂNICOS, TECNOLOGIA DE MICRO-ONDAS, CIRCUITOS INTEGRADOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
VERONA, Bruno Marinaro. Desenvolvimento de defasadores RF MEMS de ondas milimétricas utilizando a tecnologia CMOS. 2013. Trabalho de Conclusão de Curso (Graduação) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013. Disponível em: https://bdta.abcd.usp.br/directbitstream/cc5808f0-d5eb-40f6-a998-0527f5b39318/Bruno_Marinaro_Verona.pdf. Acesso em: 05 maio 2026.
APA
Verona, B. M. (2013). Desenvolvimento de defasadores RF MEMS de ondas milimétricas utilizando a tecnologia CMOS (Trabalho de Conclusão de Curso (Graduação). Escola Politécnica, Universidade de São Paulo, São Paulo. Recuperado de https://bdta.abcd.usp.br/directbitstream/cc5808f0-d5eb-40f6-a998-0527f5b39318/Bruno_Marinaro_Verona.pdf
NLM
Verona BM. Desenvolvimento de defasadores RF MEMS de ondas milimétricas utilizando a tecnologia CMOS [Internet]. 2013 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/cc5808f0-d5eb-40f6-a998-0527f5b39318/Bruno_Marinaro_Verona.pdf
Vancouver
Verona BM. Desenvolvimento de defasadores RF MEMS de ondas milimétricas utilizando a tecnologia CMOS [Internet]. 2013 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/cc5808f0-d5eb-40f6-a998-0527f5b39318/Bruno_Marinaro_Verona.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em Hardware de uma Rede Neural WISARD (2012)
Rossales, Isabela Rodrigues do Prado; Soares Junior, João Navarro (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, HARDWARE, REDES NEURAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROSSALES, Isabela Rodrigues do Prado. Implementação em Hardware de uma Rede Neural WISARD. 2012. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf. Acesso em: 05 maio 2026.
APA
Rossales, I. R. do P. (2012). Implementação em Hardware de uma Rede Neural WISARD (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
NLM
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Vancouver
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana (2011)
Reis, Lukas Alves; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS INTEGRADOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
REIS, Lukas Alves. Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana. 2011. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2011. Disponível em: https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf. Acesso em: 05 maio 2026.
APA
Reis, L. A. (2011). Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf
NLM
Reis LA. Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana [Internet]. 2011 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf
Vancouver
Reis LA. Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana [Internet]. 2011 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf
Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento de um interpolador de alta velocidade e alta resolução para um sistema integrado com sensores ópticos (2009)
Cheng, Eduardo Yi; Onmori, Roberto Koji (Orientador)
Unidade: EP
Subjects: MICROELETRÔNICA, CIRCUITOS INTEGRADOS, ÓPTICA ELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
CHENG, Eduardo Yi. Desenvolvimento de um interpolador de alta velocidade e alta resolução para um sistema integrado com sensores ópticos. 2009. Trabalho de Conclusão de Curso (Graduação) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2009. Disponível em: https://bdta.abcd.usp.br/directbitstream/09a08864-71bc-4305-9ab6-37608ba4a662/Eduardo_Yi_Cheng.pdf. Acesso em: 05 maio 2026.
APA
Cheng, E. Y. (2009). Desenvolvimento de um interpolador de alta velocidade e alta resolução para um sistema integrado com sensores ópticos (Trabalho de Conclusão de Curso (Graduação). Escola Politécnica, Universidade de São Paulo, São Paulo. Recuperado de https://bdta.abcd.usp.br/directbitstream/09a08864-71bc-4305-9ab6-37608ba4a662/Eduardo_Yi_Cheng.pdf
NLM
Cheng EY. Desenvolvimento de um interpolador de alta velocidade e alta resolução para um sistema integrado com sensores ópticos [Internet]. 2009 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/09a08864-71bc-4305-9ab6-37608ba4a662/Eduardo_Yi_Cheng.pdf
Vancouver
Cheng EY. Desenvolvimento de um interpolador de alta velocidade e alta resolução para um sistema integrado com sensores ópticos [Internet]. 2009 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/09a08864-71bc-4305-9ab6-37608ba4a662/Eduardo_Yi_Cheng.pdf
Trabalho de Conclusão de Curso (Graduação)
Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes (2003)
Boni, Eduardo; Yoshinaga, Hugo; Moscato, Lucas Antonio (coord) ; Miyagi, Paulo Eigi (Orientador) ; Bastidas Gustin, Gladys Deifan (coorient)
Unidade: EP
Subjects: ELEVADORES (CIRCULAÇÃO), INTEGRAÇÃO DE FUNÇÕES ELEMENTARES, CIRCUITOS INTEGRADOS, EDIFÍCIOS INTELIGENTES, SISTEMAS PREDIAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BONI, Eduardo e YOSHINAGA, Hugo. Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes. 2003. Trabalho de Conclusão de Curso (Graduação) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2003. Disponível em: https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf. Acesso em: 05 maio 2026.
APA
Boni, E., & Yoshinaga, H. (2003). Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes (Trabalho de Conclusão de Curso (Graduação). Escola Politécnica, Universidade de São Paulo, São Paulo. Recuperado de https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf
NLM
Boni E, Yoshinaga H. Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes [Internet]. 2003 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf
Vancouver
Boni E, Yoshinaga H. Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes [Internet]. 2003 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf
Trabalho de Conclusão de Curso (Graduação)
Modelos de negócios de produção e condições de inserção da indústria de circuitos integrados no Brasil (2002)
Shintate, José Henrique; Amato Neto, João (Orientador)
Unidade: EP
Subjects: CIRCUITOS INTEGRADOS, PRODUÇÃO (ECONOMIA)
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SHINTATE, José Henrique. Modelos de negócios de produção e condições de inserção da indústria de circuitos integrados no Brasil. 2002. Trabalho de Conclusão de Curso (Graduação) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2002. Disponível em: https://bdta.abcd.usp.br/directbitstream/abcc3085-da16-4114-aa0f-23fea3a59b40/Jose_Henrique_Shintate.pdf. Acesso em: 05 maio 2026.
APA
Shintate, J. H. (2002). Modelos de negócios de produção e condições de inserção da indústria de circuitos integrados no Brasil (Trabalho de Conclusão de Curso (Graduação). Escola Politécnica, Universidade de São Paulo, São Paulo. Recuperado de https://bdta.abcd.usp.br/directbitstream/abcc3085-da16-4114-aa0f-23fea3a59b40/Jose_Henrique_Shintate.pdf
NLM
Shintate JH. Modelos de negócios de produção e condições de inserção da indústria de circuitos integrados no Brasil [Internet]. 2002 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/abcc3085-da16-4114-aa0f-23fea3a59b40/Jose_Henrique_Shintate.pdf
Vancouver
Shintate JH. Modelos de negócios de produção e condições de inserção da indústria de circuitos integrados no Brasil [Internet]. 2002 ;[citado 2026 maio 05 ] Available from: https://bdta.abcd.usp.br/directbitstream/abcc3085-da16-4114-aa0f-23fea3a59b40/Jose_Henrique_Shintate.pdf

USP Schools

BDTA

Filtros

Authors

USP affiliated authors

Date published

Subjects