BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Interface para processamento de imagens implementada em FPGA (2015)
Petroni, João Donato da Silva; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS FPGA, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PETRONI, João Donato da Silva. Interface para processamento de imagens implementada em FPGA. 2015. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf. Acesso em: 30 abr. 2026.
APA
Petroni, J. D. da S. (2015). Interface para processamento de imagens implementada em FPGA (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
NLM
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Vancouver
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em FPGA de uma rede neural de HOPFIELD (2015)
Cocolo, Camila; Codá, Luiza Maria Romeiro (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, REDES NEURAIS, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COCOLO, Camila. Implementação em FPGA de uma rede neural de HOPFIELD. 2015. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf. Acesso em: 30 abr. 2026.
APA
Cocolo, C. (2015). Implementação em FPGA de uma rede neural de HOPFIELD (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf
NLM
Cocolo C. Implementação em FPGA de uma rede neural de HOPFIELD [Internet]. 2015 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf
Vancouver
Cocolo C. Implementação em FPGA de uma rede neural de HOPFIELD [Internet]. 2015 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Afinador digital para violão e guitarra elétrica implementado em FPGA (2013)
Mancera, Telos Galante; Codá, Luiza Maria Romeiro (Orientador)
Unidade: EESC
Subjects: AFINAÇÃO DE INSTRUMENTOS MUSICAIS, CIRCUITOS FPGA, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MANCERA, Telos Galante. Afinador digital para violão e guitarra elétrica implementado em FPGA. 2013. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2013. Disponível em: https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf. Acesso em: 30 abr. 2026.
APA
Mancera, T. G. (2013). Afinador digital para violão e guitarra elétrica implementado em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf
NLM
Mancera TG. Afinador digital para violão e guitarra elétrica implementado em FPGA [Internet]. 2013 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf
Vancouver
Mancera TG. Afinador digital para violão e guitarra elétrica implementado em FPGA [Internet]. 2013 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf
Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento de uma interface de comunicação entre placas processadoras padrão ETX e placas-módulos de equipamentos da plataforma Vectura (2008)
Fiorelli, Guilherme de Oliveira; Rocha, Mônica de Lacerda (Orientador)
Unidade: EESC
Subjects: CENTRAL TELEFÔNICA, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
FIORELLI, Guilherme de Oliveira. Desenvolvimento de uma interface de comunicação entre placas processadoras padrão ETX e placas-módulos de equipamentos da plataforma Vectura. 2008. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2008. Disponível em: https://bdta.abcd.usp.br/directbitstream/520565c9-0bc7-491a-a78c-6b8c8a11baec/Fiorelli_Guilherme_de_Oliveira.pdf. Acesso em: 30 abr. 2026.
APA
Fiorelli, G. de O. (2008). Desenvolvimento de uma interface de comunicação entre placas processadoras padrão ETX e placas-módulos de equipamentos da plataforma Vectura (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/520565c9-0bc7-491a-a78c-6b8c8a11baec/Fiorelli_Guilherme_de_Oliveira.pdf
NLM
Fiorelli G de O. Desenvolvimento de uma interface de comunicação entre placas processadoras padrão ETX e placas-módulos de equipamentos da plataforma Vectura [Internet]. 2008 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/520565c9-0bc7-491a-a78c-6b8c8a11baec/Fiorelli_Guilherme_de_Oliveira.pdf
Vancouver
Fiorelli G de O. Desenvolvimento de uma interface de comunicação entre placas processadoras padrão ETX e placas-módulos de equipamentos da plataforma Vectura [Internet]. 2008 ;[citado 2026 abr. 30 ] Available from: https://bdta.abcd.usp.br/directbitstream/520565c9-0bc7-491a-a78c-6b8c8a11baec/Fiorelli_Guilherme_de_Oliveira.pdf

USP Schools

BDTA

Filtros

Authors

Subjects