BDTA USP - Resultado da busca

Filtros : "HARDWARE" "Luppe, Maximiliam" Removido: "CONSTRUÇÃO CIVIL" Limpar

Filtros

Trabalho de Conclusão de Curso (Graduação)
Estudo de viabilidade de um sistema antibloqueio de freios aplicado a um protótipo de Formula SAE (2017)
Julião, Diogo Coutinho; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Assuntos: ELETRÔNICA EMBARCADA, FREIOS, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
JULIÃO, Diogo Coutinho. Estudo de viabilidade de um sistema antibloqueio de freios aplicado a um protótipo de Formula SAE. 2017. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2017. Disponível em: https://bdta.abcd.usp.br/directbitstream/57e921db-8604-45a0-bf7e-7687b17fe993/Juliao_DiogoCoutinho_tcc.pdf. Acesso em: 24 maio 2024.
APA
Julião, D. C. (2017). Estudo de viabilidade de um sistema antibloqueio de freios aplicado a um protótipo de Formula SAE (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/57e921db-8604-45a0-bf7e-7687b17fe993/Juliao_DiogoCoutinho_tcc.pdf
NLM
Julião DC. Estudo de viabilidade de um sistema antibloqueio de freios aplicado a um protótipo de Formula SAE [Internet]. 2017 ;[citado 2024 maio 24 ] Available from: https://bdta.abcd.usp.br/directbitstream/57e921db-8604-45a0-bf7e-7687b17fe993/Juliao_DiogoCoutinho_tcc.pdf
Vancouver
Julião DC. Estudo de viabilidade de um sistema antibloqueio de freios aplicado a um protótipo de Formula SAE [Internet]. 2017 ;[citado 2024 maio 24 ] Available from: https://bdta.abcd.usp.br/directbitstream/57e921db-8604-45a0-bf7e-7687b17fe993/Juliao_DiogoCoutinho_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação de um Core Compatível com o MSP430 para FPGA (2012)
Paulino, Juliano Alberto; Luppe, Maximiliam (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, HARDWARE, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAULINO, Juliano Alberto. Implementação de um Core Compatível com o MSP430 para FPGA. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf. Acesso em: 24 maio 2024.
APA
Paulino, J. A. (2012). Implementação de um Core Compatível com o MSP430 para FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
NLM
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 24 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Vancouver
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 24 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf

Biblioteca Digital de Trabalhos Acadêmicos da Universidade de São Paulo 2012 - 2024