Desenvolvimento de uma CPU com a arquitetura RISC-V

Desenvolvimento de uma CPU com a arquitetura RISC-V (2021)

Authors:
- Held, Remo Augustus
- Monteiro, José Roberto Boffino de Almeida (Orientador)
Autor USP: HELD, REMO AUGUSTUS - EESC
Unidade: EESC
Sigla do Departamento: SEL
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES; HARDWARE
Keywords: Unidade de processamento central.; Computador de propósito geral.
Language: Português
Abstract: O presente trabalho descreve o estudo sobre a implementação de uma unidade de processamento central (CPU) simples com a arquitetura RISC-V e usando a linguagem de descrição de hardware Verilog. Para tal, foi proposta uma microarquitetura simples e com acesso à memória no modelo Harvard modificado, esta foi usada como base para implementar uma CPU que suporta a base RV32I do conjunto de instruções RISC-V, e foi feito o uso de simulação e do framework de verificação RISC-V Formal para testar e verificar a implementação. Assim, foi possível perceber que a regularidade de comportamento e codificação das instruções da base RV32I facilitou o desenvolvimento e implementação da microarquitetura proposta, e que o teste e verificação de um componente complexo e crítico como uma CPU é uma tarefa complicada mas essencial para o êxito desse tipo de projeto. Por fim, o conteúdo deste trabalho foi disponibilizado para o público, onde pode ser usado para fins de estudo, aperfeiçoamento, entre outros.
Imprenta:
- Publisher place: São Carlos
- Date published: 2021

Tipo	Nome	Link
	Remo_Augustus_Held.pdf	Direct link

A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas

ABNT

HELD, Remo Augustus. Desenvolvimento de uma CPU com a arquitetura RISC-V. 2021. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2021. Disponível em: https://bdta.abcd.usp.br/directbitstream/3d3f8c32-60f2-4e44-99a4-070bf3d13a2c/Remo_Augustus_Held.pdf. Acesso em: 25 mar. 2025.
APA

Held, R. A. (2021). Desenvolvimento de uma CPU com a arquitetura RISC-V (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/3d3f8c32-60f2-4e44-99a4-070bf3d13a2c/Remo_Augustus_Held.pdf
NLM

Held RA. Desenvolvimento de uma CPU com a arquitetura RISC-V [Internet]. 2021 ;[citado 2025 mar. 25 ] Available from: https://bdta.abcd.usp.br/directbitstream/3d3f8c32-60f2-4e44-99a4-070bf3d13a2c/Remo_Augustus_Held.pdf
Vancouver

Held RA. Desenvolvimento de uma CPU com a arquitetura RISC-V [Internet]. 2021 ;[citado 2025 mar. 25 ] Available from: https://bdta.abcd.usp.br/directbitstream/3d3f8c32-60f2-4e44-99a4-070bf3d13a2c/Remo_Augustus_Held.pdf