BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas (2017)
Pinto, Guilherme Mateus de Mattos; Carmo, João Paulo Pereira do (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, CIRCUITOS INTEGRADOS MOS, ENDOSCOPIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PINTO, Guilherme Mateus de Mattos. Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas. 2017. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2017. Disponível em: https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf. Acesso em: 31 maio 2024.
APA
Pinto, G. M. de M. (2017). Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf
NLM
Pinto GM de M. Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas [Internet]. 2017 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf
Vancouver
Pinto GM de M. Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas [Internet]. 2017 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento de um framework PCI Express para FPGA (2015)
Martins, Tiago Amaro; Tannus, Alberto (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, FRAMEWORKS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, Tiago Amaro. Desenvolvimento de um framework PCI Express para FPGA. 2015. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf. Acesso em: 31 maio 2024.
APA
Martins, T. A. (2015). Desenvolvimento de um framework PCI Express para FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf
NLM
Martins TA. Desenvolvimento de um framework PCI Express para FPGA [Internet]. 2015 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf
Vancouver
Martins TA. Desenvolvimento de um framework PCI Express para FPGA [Internet]. 2015 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Interface para processamento de imagens implementada em FPGA (2015)
Petroni, João Donato da Silva; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS FPGA, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PETRONI, João Donato da Silva. Interface para processamento de imagens implementada em FPGA. 2015. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf. Acesso em: 31 maio 2024.
APA
Petroni, J. D. da S. (2015). Interface para processamento de imagens implementada em FPGA (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
NLM
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Vancouver
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais (2014)
Oliveira, Filipe Calasans Portugal de ; Rodrigues, Evandro Luis Linhari (Orientador)
Unidade: EESC E ICMC
Subject: CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Filipe Calasans Portugal de. Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais. 2014. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2014. Disponível em: https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf. Acesso em: 31 maio 2024.
APA
Oliveira, F. C. P. de. (2014). Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf
NLM
Oliveira FCP de. Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais [Internet]. 2014 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf
Vancouver
Oliveira FCP de. Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais [Internet]. 2014 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf
Trabalho de Conclusão de Curso (Graduação)
Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA (2011)
Silva, Gabriel Santos da; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Gabriel Santos da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA. 2011. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2011. Disponível em: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf. Acesso em: 31 maio 2024.
APA
Silva, G. S. da. (2011). Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
NLM
Silva GS da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA [Internet]. 2011 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
Vancouver
Silva GS da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA [Internet]. 2011 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
Trabalho de Conclusão de Curso (Graduação)
Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA (2010)
Barcellos, William; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, MICROPROCESSADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BARCELLOS, William. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA. 2010. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf. Acesso em: 31 maio 2024.
APA
Barcellos, W. (2010). Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
NLM
Barcellos W. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA [Internet]. 2010 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
Vancouver
Barcellos W. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA [Internet]. 2010 ;[citado 2024 maio 31 ] Available from: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf

USP Schools

BDTA

Filters

Authors

USP affiliated authors

Subjects