BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Implementação em Hardware de uma Rede Neural WISARD (2012)
Rossales, Isabela Rodrigues do Prado; Soares Junior, João Navarro (Orientador)
Unidade: EESC E ICMC
Assuntos: CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, HARDWARE, REDES NEURAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROSSALES, Isabela Rodrigues do Prado. Implementação em Hardware de uma Rede Neural WISARD. 2012. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf. Acesso em: 28 maio 2024.
APA
Rossales, I. R. do P. (2012). Implementação em Hardware de uma Rede Neural WISARD (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
NLM
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2024 maio 28 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Vancouver
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2024 maio 28 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação de um Core Compatível com o MSP430 para FPGA (2012)
Paulino, Juliano Alberto; Luppe, Maximiliam (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, HARDWARE, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAULINO, Juliano Alberto. Implementação de um Core Compatível com o MSP430 para FPGA. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf. Acesso em: 28 maio 2024.
APA
Paulino, J. A. (2012). Implementação de um Core Compatível com o MSP430 para FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
NLM
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 28 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Vancouver
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 28 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação de rede neural artificial em FPGA utilizando VHDL (2012)
Pião, Silvano Sotelo; Codá, Luiza Maria Romeiro (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, REDES NEURAIS, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PIÃO, Silvano Sotelo. Implementação de rede neural artificial em FPGA utilizando VHDL. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf. Acesso em: 28 maio 2024.
APA
Pião, S. S. (2012). Implementação de rede neural artificial em FPGA utilizando VHDL (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf
NLM
Pião SS. Implementação de rede neural artificial em FPGA utilizando VHDL [Internet]. 2012 ;[citado 2024 maio 28 ] Available from: https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf
Vancouver
Pião SS. Implementação de rede neural artificial em FPGA utilizando VHDL [Internet]. 2012 ;[citado 2024 maio 28 ] Available from: https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf

Unidades USP

BDTA

Filtros

Autores

Assuntos